新聞動態|NEWS CENTER

返回

高速串行總線的物理層一致性測試漫談

發布時間: 2018-05-05 12:10:16 浏覽數:
前言物理層的一致性測試作爲近10多年來示波器最主要的用途之一,一直是産業界最常提到的名詞之一。本文嘗試將物理層一致性測試的含義,要素與目的及未來發展趨勢做一個簡單的探討和說明。(如無特別說明,本文後續提到的一致性測試均指物理層一致性測試)。
 
>>> 一致性測試的由來和什麽是一致性測試?
英文單詞Compliance, 廣泛用于各行業,用在電子行業顧名思義就是合乎規範。一致性測試作爲産業界工程師們最耳熟能詳的名詞,已經深入人心十幾年了。
物理層一致性測試最初發轫于USB2.0標准,由USB-IF協會和業界巨擎Intel公司推廣普及。由于采用USB2.0標准的主機(Host)及設備(Device)和集線器(Hub)數量暴增,需要解決各設備之間的物理層和協議層的兼容性和分歧,因此制定了一個統一的標准化的衡量方法來評估各設備的信號質量。一致性測試類似黑盒測試,通常只關注設備外部接口處的信號質量。通過協會認可的一致性測試,可以打上對應的Logo。今天一致性測試已經廣泛被各大標准和協議會組織采納,比如HDMI,DisplayPort,USB3.x,SATA/SAS,PCIExpress,ThunderBolt等。
業界另外一大組織IEEE相應地後來在10/100/1000BaseT的測試上也引入了一致性測試的概念用于評估各設備的信號質量。事實上無論如何滄海桑田,USB2.0和以太網是最成功和經久不衰的兩個接口和通訊標准。即使在近幾年IEEE發表的最新的200G/400G標准中也定義了類似的測試方法。
那麽一致性測試到底是什麽呢?
其依據是什麽?
在此,筆者給出一個粗淺的定義:業界廣泛接受的用同一把尺子來衡量産品的信號質量是否符合標准的測試的統稱,其依據就是各個標准和協會組織定義的一致性測試規範CTS(Compliance Test Specification)。通過對産品進行一致性測試,除了了解産品是否符合標准測試規範外,還可以量化信號的各指標距離CTS的裕量。如果裕量充分,則意味著可以對産品進行降成本設計,反之則需要重新設計。對于系統廠家,在快速變化的市場和殘酷激烈的競爭面前,降低産品成本是生存的法寶。對于上遊芯片廠家而言,基于其芯片的系統經過一致性測試如果可以顯示出有非常高的裕量,則可以表明其産品的性能,爲其下遊客戶的産品設計和開發提供了充分的信心和裕量以供進行降成本設計。因此一致性測試對于整個行業而言其重要性不言而明。
近年來隨著數字技術和芯片集成技術的發展,電子電路調試(Debug)在電子産品開發工作中占比越來越小,而一致性測試作爲産品最終出貨前的一環日益重要也事實成爲示波器最重要的用途。
 
>>>  一致性測試的含義或要素
一致性測試如此重要,那麽其含義是什麽或者說前面給出的定義同一把尺子包含哪些要素?
1.   統一的標准的測試信號
這個統一的標准的測試信號,英文名稱是CompliancePattern。從USB2.0開始Intel專門針對PC系統開發了一個軟件發包工具(USBHSETTool)發出各種信號,比如測試眼圖的TestPacket等。發展到今天支持USB3.x標准的被測設備在上電後發出IN包如果未檢測到ACK包,即進入Compliance測試模式,發出各種CompliancePattern. PCIExpress標准的原理類似。也有特例比如顯示技術HDMI就不太一樣,Sink設備一般無高速信號回傳給源端,因此需要采用外接EDIDEmulator來欺騙源端設備已經外接某一格式的Sink設備,源端設備就會開始輸出信號。而DisplayPort標准和SATA標准通常需要修改寄存器配置測試碼型。有的標准還支持通過外接控制器用軟件進行自動化配置測試碼型以配合一致性測試,比如Unigraf公司開發的DP測試控制器和Wilder公司開發的Thunderbolt控制器。
爲什麽會定義統一的測試信號呢?因爲采用不同的碼型進行測試,得出的測量結果也是不一樣的。比如采用0101碼型和采用00110011碼型,得到的ISI抖動肯定是有差異的。所以爲了統一和規範測量,協會和標准組織定義了標准的測試碼型。當前最典型的是USB3.1標准定義了多種分別用于不同測試項目的碼型:

USB3.x測試碼型表
 
以上黃色標注的碼型CP13-CP16,是USB3.1規範裏新增加用于測試發送端預/去加重或均衡的碼型:

USB3.1 CP13-CP16碼型說明圖
 
2.  標准的連接方式,通常爲夾具和電纜組合
另外爲了統一測試環境,協會和標准組織還定義了標准的連接方式,通常采用協會或第三方公司開發的標准夾具和電纜。夾具和電纜通常都是爲了方便測試連接而引入的部件,必然會引入測試誤差,降低系統的測試裕量。因此在一致性測試過程中,必須要求采用相同的測試工具以標准化測量避免測試差異。
在當下主流的各種標准中,除了USB3.x和PCIE夾具依然主要是由Intel主導的USB-IF和PCI-Sig協會組織提供外,其它各種標准的夾具Wilder公司均可提供。
在測試連接上,HDMI標准由于最初需要接入3對Data,1對CLK同時進行測試,采用了夾具   連接SMA探頭再連接到示波器上進行測試,以實現一次完成所有差分項目的測試。
在標准和規範定義中,一般會定義若幹測試點,比如USB2.0規範裏定義了TP1,TP2,TP3,TP4.TP2是典型的Host測試點位置,而TP3則是典型的Device設備的測試點位置。不同的標准定義的測試點含義不同,比如到USB3.x標准則主要定義了TP1--發送端測試的遠端測試點,而TP0通常指發送端近端測試點僅在示波器的測試軟件裏作爲Informative測試:

USB3.x測試方法拓撲說明圖
 
近兩年在信號速率持續推高到5Gbps以上後,通常在測試點上還引入了TPxEQ測試點,比如DP1.4標准中,定義的測試點就是TP3_EQ,這個測試點通常表征的是接收系統裏經過均衡算法後的測試點,而實際測試中通常是無法探測得到的,需要在示波器上的一致性測試軟件裏模擬接收端的均衡算法:

DP1.4測試點定義和拓撲圖
 
3.  標准的測試算法和流程
被測設備發出標准的測試碼型並通過夾具和電纜連接到示波器後,示波器作爲接收端,模擬芯片接收端的信號處理方法對信號進行測試和分析,除了常規的針對信號的電氣特性參數測量外,通常還要執行眼圖和抖動分析。本文提到的標准測試算法在早年主要指時鍾恢複和眼圖與抖動分析方法,比較簡單。近幾年在高速串行總線系統普遍引入和嵌入和均衡等技術,信號分析算法程度大大提高。
典型的外部接口標准如USB3.x/HDMI2.x/DP1.4均需要測試遠端眼圖,在實際連接中采用的是在被測設備近端即發送端用夾具拾取信號然後嵌入標准提供的電纜參數模型模擬真實的傳輸電纜,此有損電纜參數模型給信號帶來很大的衰減,在接收端必須采用均衡算法(CTLE/FFE+DFE)恢複信號。示波器上運行的一致性測試軟件則會完全嵌入接收端的標准均衡算法恢複信號然後進行各參數分析和眼圖與抖動測試。以DP1.4標准爲例:

  DP1.4測試原理框圖

可見,在今天的高速信號測試中,一致性測試軟件的地位和作用日益重要。一致性測試軟件除了執行標准的測試算法進行分析並給出測試結果外,有時還可以進行一些配置的改變以進行調試性測試,即修改一些測試配置參數和選項,稱之爲Debug Mode。
一致性測試軟件在測試完畢後會將所有測試結果整理輸出成爲報告,在報告中會專門標注每個測試項目的裕量水平,比如下表所示Keysight Thunderbolt N6470B測試報告,綠色方框內分三列顯示測量值,裕量及Pass/Fail判斷:                     
Thunderbolt一致性測試軟件結果報告
 
事實上,今天Server,PC和筆記本行業的很多接口標准比如PCIE,SATA,USB3.x等,業界主導公司Intel還開發了專門的測試軟件Sigtest可以進行數據後分析。在Sigtest軟件裏會針對不同的標准不同的測試點定義一些不同的測試腳本文件(在Sigtest安裝文件夾的Template文件夾裏)。標准的一致性測試軟件中通常也可以調用Sigtest程序裏的DLL(動態鏈接庫)文件執行此行業內主導公司的標准算法測試。
囿于篇幅和標准的多樣性及水平有限,本文這裏就不再對測試算法做深入探討和描述。
 
4.  影響一致性測試精度的因素
前面我們描述了一致性測試的含義與本質,一致性測試到底在追求什麽?歸根結底是裕量(Margin)。其本質或者最終的動機就是降成本。
對于系統廠家而言,在産品設計完成後如果經過一致性測試,發現信號質量距離CTS規範規定的要求有較大的裕量,那就意味著可以對産品進行降成本設計,比如可以減少電容,或者采用更廉價的連接器乃至降低PCB層數等,所有的每一個看起來很小的降成本考慮,在規模化的大批量生産時都會被放大,從而帶來可觀的經濟效益。當然降成本設計也不是無底線的,底線就是CTS,所以業界有很多廠家有時會反複對産品進行設計和測試以找到最終的平衡點,示波器在這個過程中就在扮演重要的角色。對于芯片或産業鏈上遊廠家而言,在産品設計完成後也需要進行參考設計並做一致性測試驗證以提交報告給下遊廠家,以證明其産品的高品質和大裕量並給予其客戶足夠的信心以進行降成本設計。 
測試測量過程必然會帶來誤差,那麽如何將誤差降到最小或得到最高的Margin?除了我們前面討論的3點,確保進行正確的一致性測試外,就必須要從儀器設備方面考慮。
首先是要選擇恰當的示波器,示波器的一些指標如帶寬,采樣率,底噪和抖動等均會影響一致性測試的裕量。
關于帶寬是很多人都比較耳熟能詳的指標,經常提到的選擇正弦波3-5被帶寬以及方波9倍頻率的帶寬等,針對一般的高速串行總線數據(NRZ編碼)過去主要采用一種速算法:信號頻率/2*5,比如5GBps的NRZ信號,基波頻率爲2.5GHz,采用2.5GHz*5=12.5GHz以上即可。
另外更加准確的是根據被測信號的上升沿時間計算帶寬,通常爲20%-80%上升沿時間,信號頻率Bw=0.4/Tr,推薦的示波器帶寬再乘以1.41.8左右的系數即可。帶寬不能滿足測試要求會直接削減信號的幅度從而直接影響到眼高幅度和上升沿的准確測試。
近年隨著技術的發展去嵌和均衡的引入,這一規則也在改變。比如針對PCIE4.0 16.0Gbps,爲了防止去嵌過度放大儀器的本底噪聲,因此在PCIE4.0規範裏給出的推薦的CTLE和去嵌的截止帶寬頻率是20GHz:
 

PCIE4.0規範推薦的去嵌截止頻率點
 
另一方面針對RX測試時的信號源校准爲了確保精確校准誤碼儀輸出的信號的邊沿,在規範裏推薦了25GHz帶寬的示波器進行測試:

兩者兼顧,在CEM測試中針對PCIE4.0推薦的帶寬就是25GHz:                           






PCIE4.0 Compliance Updates關于一致性測試帶寬說明
 
采樣率是示波器另外一個重要指標。對今天的數字實時示波器而言,采樣率必須是示波器帶寬的2.5倍才能保證將信號准確還原。雖然奈奎斯特采樣定理指出2倍采樣可將信號還原,但是奈奎斯特定理針對的信號是正弦波,而今天的被測信號多爲高速數字信號。
另外兩個比較明顯的影響比較大的指標是示波器的本底噪聲和抖動。示波器的固有抖動對眼圖測試時的影響也是類似的,必然會增加抖動類相關項目測試的誤差。由于均衡和去嵌均在信號垂直幅度方向對信號進行補償,疊加在固有抖動上的作用和影響需要進行嚴格的數學運算定量分析。對于還需要采用探頭進行測試的HDMI接口,探頭接入信號時由于其固有的衰減特性在對信號衰減後才會進入示波器的前端和ADC采樣,示波器會對信號再進行放大同時會放大本底噪聲,因此探頭的衰減倍數也是影響一致性測試精度和裕量的因素之一。關于示波器的本底噪聲對眼圖測試的影響可參見參考文獻《淺論示波器的低本底噪聲對高速眼圖測試的意義》。
 
>>> 一致性測試的發展趨勢
最後再來談談一致性測試的發展趨勢。作爲産品出貨前的重要環節,一致性測試既然在今天的各種産品研發和制造中扮演著如此重要的作用,必然會帶來巨大的工作量和負擔。因此從最初的幾百MBps級的USB2.0和Ethernet 10/100/1000 BaseT到今天的幾十Gbps的高速串行數據標准,一直在朝向更加簡單,更加標准化,更加自動化的方向發展,最終的宗旨和目的是爲了降低測試複雜程度,提高生産效率。
更加簡單,主要體現在測試碼型的輸出上。如前文討論,從最初的需要專門的發包軟件或者改寄存器輸出測試信號到今天的內置BIST(Built in Self-Test Pattern)測試碼型,目前在PCIEXpress和USB3.x上均已實現。在DisplayPort和Thunderbolt兩種標准上,則有第三方開發的專門的測試碼型控制器,比如Unigraf提供的DP控制器和Wilder公司提供的Thunderbolt控制器。
更加標准化,體現在測試連接的定義上。比如在USB3.0測試方法的定義上,最初定義采用通過協會認可的實物電纜來模擬遠端測試點,但是後來由于實物電纜依然存在差異,因此後來采用S參數模型替代實物電纜,如此完全消除了不同連接環境的差異。這一方法今天在HDMI2.0/DP1.4也得到了應用。在PCIE4.0規範裏,也采用了類似的方法,不過不是軟件S參數模型而是采用由協會提供的一塊硬件的ISI夾具板來模擬整個鏈路,以CEM Add-in Card TX測試爲例,專門設計了ISI夾具板用于模擬額外的標准20dB@8GHz損耗:

PCIE4.0 CEM測試原理框圖

 PCIE4.0 CEM ISI夾具板
 
這一硬件ISI夾具由PCI-Sig協會組織出售,具有唯一性和標准性。未來是否會采用軟件的S參數模型方法去實現,當然也不排除這種可能性。
最後一個趨勢是,測試自動化的要求日益凸顯。由于多種標准和接口紛繁複雜,給消費者帶來許多使用上的困擾,同時也加劇了研發設計和測試的複雜性。因此産業界正在努力推廣采用唯一的Type-C接口,USB,DP,HDMI,Thunderbolt等標准均支持這一接口。Keysight公司洞悉這一趨勢推出了全自動化的針對Type-C接口的測試方案:

Keysight Type-C接口測試方案框圖
如上圖,采用N7015A Type-C夾具和N7018A控制器,配合交換矩陣,完成所有連接後,運行在示波器上的N7018A控制軟件會自動設置Type-C Alt Mode,切換Type-C接口爲爲USB,DP或TBT模式,N7018A控制器可以輸出LFPS信令,配置DUT發出USB3.x標准的測試碼型,針對Thunderbolt和DP則分別需要Wilder和Unigraf控制器配置測試碼型。被測信號從N7015A夾具連接到交換矩陣,然後再連接到示波器上,示波器會通過網口控制切換交換矩陣切換不同鏈路的信號到示波器上。如果需要測試不同的被測設備,也只需將設備連接到N7015夾具上即可。此方案完全實現了無人看守的全自動化測試,是目前業界最全面的測試方案。
總結:
本文討論了發送端物理層一致性測試的含義,要素及目標和趨勢,囿于篇幅無法就許多細節進行詳細說明。除了發送端之外,近幾年接收端的一致性測試隨著信號速率的飛速提升也開始成爲各種標准必須考慮的測試內容,請留意更多論述和分享。
 
參考文獻:
1.USB3.1 Spec and USB3.1 ECN CTLE, USB-IF
2. PHY CTS v1.4 source DRAFT_rev1, VESA org
3.01_06_PCIE Compliance Updates, PCI-Sig
4. NCB-PCI_Express_Base_4.0r1.0_September-27-2017-c, PCI-Sig
5.Keysight DP Test Solution
6.Keysight Type-C Solution
7. 淺論示波器的低本底噪聲對高速眼圖測試的意義,Keysight Technologies